출처:

https://coolenjoy.net/bbs/27/3039766

 

이제 TSMC 나 삼성이나 3nm  격전을 예고 하고 있기 때문에

 

과거 및 현재의 상황을 비교한 정보를 공유해봅니다.

 

반도체 최강자 양산 최강 삼성이다.  TSMC와 왜 하냐..

 

양산의 삼성이랑 하면 시장 장악 뿜뿜뿜.. 이렇게 생각하시는

 

분들이 많은거 같아 그냥 복잡한거 빼고 간단하게 이야기 해보고자 합니다.

 

삼성이 10nm 만 해도  TSMC랑 경쟁할 수 있을정도의 성능과 안정성, 수율 까지

 

가능한 수준이라서 TSMC 에서 엄청나게 긴장을 탔던 시절이 있습니다.

 

문제는 EUV가면서 모든게 엇 나가기 시작합니다.

TSMC는 EUV가 아닌 더블 패터닝을 두번 하는 쿼드러플 패터닝, 즉 기존 생산방식으로

 

7nm 을 대응했고 삼성은 야심차게 신공정에 장비마저 검증 안된 신 공정 장비인 

 

EUV를 채용합니다. 이때부터 삼성에겐 헬게이트가 열립니다. 

 

EUV 가면서 양산의 삼성이라고 자랑하던 생산수율이 개박살이 났고

 

7nm LPP에 Full EUV 도입한 삼성에 비해 TSMC는 7nm FF+ 일부 레이어만 EUV를 도입하고

 

나머지는 ArF-I 7nm FF 로 갑니다. 따라서 7nm 시장을 장악한 곳은 TSMC였습니다.

 

삼성보다 빨리 도입하고 빨리 계약을 따냇고 수율마저 삼성의 EUV가 헤메고 있을때 압도적이었습니다. 

 

실제 7nm 공정 도입은 삼성이 1년 늦게 출시 했습니다.

 

7나노인 7LPP도 EUV 도입하고 TSMC 대비 1년 늦게 냈는데

 

TSMC ArFi 7나노인 N7/N7P 대비 면적이 5~8% 더 작은거 빼면 

 

성능은 1세대 7나노인 TSMC N7 수준으로 성능도 뒤쳐진 상태..

 

19년 7nm 공정은 EUV로 압도한다던 언론 플레이와는 달리 완전히 삼성의 패배였습니다.

 

문제는 삼성이 EUV 공정을 선점했으니 이후 공정은 삼성의 승리가 될것이라고 많은 사람들이

 

예상했는데...예전 삼성 D램이 경쟁사를 압도하던 시절의 모습이 TSMC에서 나왔습니다.

 

삼성 반도체가 1987년 4메가 디램 개발 경쟁이 붙었을 당시 공정을 Stack으로 할지

 

Trench로 할지 고민하던 시절이었습니다.  스택은 위로 올리는 거고 트렌치는 말 그대로 밑으로 

 

파내려가는 방식이라고 간단히 보시면 됩니다. 당시 경쟁 업체들인 NEC, 도시바 등이 기술적으로

 

앞선다는 이유로 트렌치를 선택한 반면, 스택은 기존 공정활용 가능하여

 

공정이 쉽고 경제성이 있지만 대신 집적 품질이 떨어진다(쿼드패터닝과 비슷하죠?)

 

는 단점이 있었는데도 진대제, 권오현 박사가 이건희 회장에게 “트렌치는 하자가 발생하면 속수무책

 

이지만 스택은 아파트처럼 위로 쌓기 때문에 그 속을 볼 수 있습니다. 

 

트렌치는 검증할 수 없지만 스택은 검증이 가능합니다”. 라고 주장하고 이것을 이건희 회장이

 

결단하여 스택방식으로 대대적인 투자를 진행합니다. 

 

결국 삼성이 이 결정 하나로 모든 경쟁사들을 박살내며 D램에서 압도적 강자가 됩니다.

 

과거 삼성이 결정 했던 논리가 19년 , 20년에는 그 당시 경쟁사였던 NEC, 도비사 처럼

 

신공정/신기술 도입해서 압도하겠다는 논리로 당시와는 반대로 돌아갑니다.  

 

이제 5나노 공정 경쟁에 들어갑니다.

 

문제는 5nm에서는 7nm에서 완전히 데여서 하프노드로 빨리 진입하겠다는

 

생각으로 들어간게 완전히 TSMC에게 박살나버리게 됩니다.(수율, 성능 모두 박살)

 

안타깝게도 초미세공정 기술경쟁에서 삼성전자는 TSMC에게 완패했다는 평가를 듣는

 

공정이 되었습니다.

 

1) 삼성 5nm vs TSMC 6nm

 

. 전성비 TSMC N6 6nm 대비 평균 - 11% (ㅜㅜ) 

 

2) 삼성 5nm vs TSMC 5nm

 

. 트랜지스터 밀도 : 

 삼성 5LPE - 1.33억개/mm2

 TSMC 5FF - 1.85억개/mm2 (1.37배 우세)

 

. 7nm 공정당 성능 향상

 삼성 5LPE - 10% 성능 향상, 20% 저전력 효과

 TSMC 5FF - 15% 성능 향상, 30% 저전력 효과

 

3) 결과 : 5nm 공정 TSMC 싹슬이

 

그래도 삼성 3nm 공정이 기대된다는 점은 5nm와는 다르게 GAA 도입

 

풀노드 구현으로 3nm에서는 TSMC와 성능으로 붙어볼만하다..는 기대 때문입니다.

 

그리고 아직 삼성이 2~3세대 뒤쳐진 분야가 있습니다.

 

바로 반도체 후공정 패키지 기술 분야입니다. 

 

 

실예로 AMD의 3d V 캐쉬의 실장 공정은 TSMC의 패키징 기술이 기반입니다.

팬아웃 패키지 시장 점유율

 

 

이런 패키징 기술은 삼성이 적어도 3세대는 뒤떨어져 있습니다.

 

밑의 분이 AMD는 왜 삼성한테 물량 안주냐...양산의 삼성이 만들면

 

세계 제패... 인텔 몰락..당연하다..이러시는데..

 

TSMC 가 파운더리 분야에서는 양산의 TSMC 이며 기술의 TSMC입니다.

 

3nm 에서 삼성은 따라가냐 마냐입니다. 

 

5nm도 EUV 기술이 성숙하지 못해서 작년에 수율 50% 도 못찍어서 

 

작살 난적이 있습니다. 지금은 많이 좋아졌을거 같긴 하네요.

 

3nm에서 TSMC가 기존 핀펫을 그대로 이용합니다. 

 

삼성은 GAA로 공정을 개편합니다. 7nm 시절의 판박이가 될까 걱정이기도

 

한데 삼성이 잘 해 낼 것이라고 믿습니다. (해내야 한다. ㅜㅜ)

PS: 언론에서 삼성 파운드리 이야기하는 내용과 실제 상황은 많이 다릅니다.

 

엔비디아가 7조원 선지급 하면서 TSMC로 다시 가려는 이유는 성능, 수율

 

모두 앞서기 때문입니다. 퀄컴 차기 칩셋도 이미 TSMC 로 간 상황이고요.

 

어떻게 보면 삼성이 5nm 수주하는 것은 TSMC 대비 가격 경쟁력으로 커버치고

 

TSMC 에서 못받는 물량 받는 상황입니다.  

 

현재 삼성 파운드리는 기존 반도체 절대 강자 삼성 이미지가 아닙니다.

 

긴글 읽어주셔서 감사합니다. 글값은 추천입니다.

 

 

퍼가실때는 출처 남겨주시기 바랍니다.

 

---------------------------------------------------------------------

본인은 무슨말인지 1도모름